【转载】BML：基于 FPGA 设计 RISC-V 片上系统（SoC）—— 第五部分：毫微处理器（Femto-CPU）的内存访问

电气工程师Kevin Hubbard在其FPGA设计系列教程中，详细介绍了如何为自研的简易RISC-V处理器（Femto CPU）增加存储访问和外设映射功能。通过添加lw（加载字）和sw（存储字）指令，实现了将16位开关和LED分别映射到地址0x10000004和0x10000008，并用Verilog编写了可写ROM存储机器代码。

FPGA+RISC-V 爱好者必看！Kevin Hubbard 教程教你给自研毫微处理器加存储访问，用 lw/sw 指令映射外设，还给 Verilog 可写 ROM 实现方案～

原文链接：https://blackmesalabs.wordpress.com/2025/09/07/bml-designing-risc-v-socs-with-fpgas-part-femto-cpu-memory-access/