Thales通过 CVA6 RISC-V 处理器，充分展现了性能建模的强大价值。借助精确到时钟周期的 Python 模型，研发团队在 RTL 实现前就完成了性能优化方案的识别与验证，为双发射 CVA6 处理器内核的研发提供了明确方向。
最终成果：CoreMark/MHz 性能提升 40%，而功耗与面积仅小幅增加。这一案例充分印证了建模技术对更高效硬件设计的核心驱动作用。
查看简明演示视频与项目详情：
Thales通过 CVA6 RISC-V 处理器，充分展现了性能建模的强大价值。借助精确到时钟周期的 Python 模型，研发团队在 RTL 实现前就完成了性能优化方案的识别与验证，为双发射 CVA6 处理器内核的研发提供了明确方向。
最终成果：CoreMark/MHz 性能提升 40%，而功耗与面积仅小幅增加。这一案例充分印证了建模技术对更高效硬件设计的核心驱动作用。
查看简明演示视频与项目详情：