在处理器设计流程中，功能验证常常是最消耗时间和资源的部分，不仅占据 60% 以上的开发周期，并且是流片失败的主要风险。与此同时，随着算力需求的不断增长，芯片设计的功能丰富程度、微结构复杂度在迅速提升：RISC-V 指令集手册长度相比五年前早已翻番， RISC-V CPU 的性能水平距离 x86/ARM CPU 越来越近。在这样的背景下，如何保障复杂芯片的验证效率和质量变得比以往更为关键。
仿真是处理器验证的基础手段。通过将 RTL 代码描述的芯片设计转变为可执行的程序，仿真器让开发者拥有了在硅前开发阶段提前预知芯片硅后行为的能力。其中，硬件加速的仿真技术（如 FPGA、Emulator 等）在近年来得到广泛认可，它们能够实现数 MHz 至上百 MHz 的仿真速度，相比硅后现实世界仅有 1-3 个数量级的速度差异。